數位卡片
交易中心

小晶片Chiplet大商機 先進封裝市場爆發式成長先探投資週刊

[閱文紀錄]2395 次讀取 本主題只有一頁 發表新文章 回覆該文章:::...
短網址   將本主題只顯示我的回覆 僅顯示作者   將本主題加入我的收藏 加入收藏  加黑名單

  預約作者
請  
收通知

發表時間 
原創

相關個股:聯發(1459)


進入後摩爾定律時代,先進封裝成為半導體產業的新顯學,而小晶片的異質整合商機更是眾廠商磨刀霍霍的兵家必爭之地。

【文/吳禹潼】

在半導體晶片製造的過程中,當晶片從晶圓廠被生產出來之後,還必須經過最後一道非常關鍵的步驟,才能變成具備不同功能的元件,這個步驟就是:封裝測試。所謂封裝,是將晶片連上印刷電路板或其他電子元件,讓訊號與電流能夠順利地傳遞,而測試則是在晶片製作過程的各個階段,進行不同程度的檢測,進而確認晶片的可靠度以及良率,兩者都是在晶片製造的過程當中不可或缺的重要程序。

更進一步來看,在封裝的同時,為了能夠達到更高的效能,晶片整合就成為各廠商著重發展的重中之重,但是,先前因為受限於異質晶片整合(Heterogeneous Integration)的製程存在著不小的差異,兩者整合起來的良率也相對偏低,再加上過去封裝廠多半採取分工模式,以致製程大多仍然是以同質晶片整合為主。不過,基於台灣半導體供應鏈完善,又具備頂尖晶圓代工的產業優勢,台灣的封裝廠商在同質晶片整合的布局已行之有年,確實可以說是相當成熟。

先進封裝市場爆發式成長

近來,在後摩爾定律時代對晶片性能要求持續提升的帶動之下,半導體產業的供應鏈廠商也日益增加在先進封裝領域的投資,根據市場知名研究機構Yole日前發表的先進封裝市場報告,預測二○二○∼二六年間,先進封裝市場將以年複合成長率七.九%的強勁氣勢大幅成長,到二○二五年為止,市場營收就將突破四二○億美元的規模水準,大約是傳統封裝市場預期成長率的三倍之多,其中,又以2.5D/3D堆疊IC、嵌入式晶片封裝(Embedded Die; ED)和扇出型封裝(Fan-Out; FO)為成長最快的三大技術平台,年複合成長率分別為二一%、十八%和十六%。

確實,隨著晶圓代工產業逐漸邁向高階製程,且製程越來越精密,尤其進入七奈米之後,能夠整合的項目就比以往更加多元,包括邏輯電路(Logic)、射頻(RF)電路、MEMS(微機電)、感測器(Sensor)等等各種不同的晶片在內,都需要被整合在同一個封裝當中。也就是說,提供異質晶片整合製程的整體解決方案就理所當然地躍上檯面,成為整個半導體產業未來的發展趨勢,

更深入來看,所謂異質晶片整合製程,就是將各種不同小晶片(Chiplet)包括了記憶體及邏輯晶片等,透過先進封裝製程緊密集合在一起。隨著先進製程的不斷發展,原先傳統的2D封裝已經無法達到相關的需求,於是晶片廠商逐漸轉向3D IC,如WoW(Wafer-on-Wafer)、甚至CoW(Chip-on-Wafer)等的技術研發,而這種新型態的3D堆疊晶片製程技術就替異質晶片整合帶來了更多發展的想像空間。

也就是說,過去是將同質晶粒封裝在一起,現在則是把兩個、甚至多個不同性質的電子元件(如邏輯晶片、感測器、記憶體等)整合進單一封裝裡;或從晶片的布局下手,利用2.5D/3D等多維度空間設計,將不同電子元件堆疊、整合在一個晶片中,解決空間限制,進而達到改善功耗和效能、大幅縮小體積的效果。

但是,一旦整合的項目增加,相關製程的複雜度與難度也就隨之大幅成長,話雖如此,為使晶片變得更加輕薄短小達到終端的要求,半導體產業確實迎來更多需要系統單晶片整合的挑戰,同時,也衍生出了系統封裝(System in Package)的相關商機,而綜觀現在所有一線的半導體業者,包括:台積電、三星(Samsung)、英特爾(Intel)在內,也都致力於異質晶片整合製程的發展。

若是從當前各廠商的布局來看,從專門委外的封測代工廠(OSAT)到晶圓代工廠,針對布局異質整合封裝技術,確實都是磨刀霍霍、各擁優勢,封測廠主要布局SiP on Substrate、低密度扇出型晶圓級封裝(FOWLP)以及高密度晶圓級封裝等,同時,也有封測廠布局2.5D IC;而晶圓代工廠則是主要布局高密度晶圓級封裝、2.5D Interposer和3D IC等等。

台積電打造「3D Fabric」平台

為了而維持公司居於業界的領先地位,過去只將目光專注在晶圓代工業務的台積電從○九年起,開始跨入封裝領域,結合先進製程的晶圓代工,以提供客戶從前段晶圓代工到後段封測的一條龍統包服務,並且將目標鎖定在人工智慧(AI)及高效運算(HPC)市場,如今布局先進封裝技術領域多年也終於迎來開花結果之時。

目前台積電已經量產的兩大封裝技術分別是InFO(整合扇出型封裝)及CoWoS(基板上晶圓上晶片封裝)。其中,InFO封裝技術其實就是先前因為製程良率始終無法提升,所以並未獲得相關半導體廠商的大量採用的FOWLP(Fan-Out Wafer level Package)。一直到台積電以FOWLP技術為基礎加以改良,並於一五年提出InFO技術,將十六奈米的邏輯SoC晶片和DRAM晶片做整合,才算是正式獲得市場的認同。由於該技術可達到功耗較低的效果,同時又能強調散熱,並且可以符合體積小、高頻寬的應用,特別適合用在智慧型手機、平板電腦和物聯網晶片之上,因此,在台積電一六年將其正式量產之後就被應用在不少終端產品之上。

回過頭來看,台積電成功量產2.5D先進封裝製程,提供客戶一系列InFO晶圓級封裝技術,並針對高效能運算晶片提供CoWoS封裝製程的成果,可說是宣告著半導體業已經進入下一個全新世代。近來,針對先進封裝的布局,台積電更是頻頻在各大公開場合向市場報喜,日前在「Semicon Taiwan 2021線上論壇」當中,台積電就宣布目前已將先進封裝相關技術整合為「3DFabric」平台,前段技術包含整合晶片系統(SoIC),後段組裝測試相關技術包含InFO以及CoWoS系列,可讓客戶們自由選配。

針對目前的產業狀況,台積電營運/先進封裝技術暨服務副總經理廖德堆也直言,隨著先進製程邁向三奈米以下的更先進技術前進的同時,系統整合單晶片(System on Integrated Chips;SoIC)的小晶片先進封裝技術就成為這當中不可或缺的解決方案,台積電運用小晶片整合技術,讓2.5D異質封裝提升晶片效能,換句話說,小晶片的異質晶片設計已經成為當前半導體市場的新顯學。

同時,廖德堆也進一步指出,為了加快布局小晶片先進封裝技術,目前台積電正積極打造創新的3D Fabric先進封測製造基地,到時候廠房將會具備先進測試、SoIC和2.5D先進封裝的產線,其中,進度最快的SoIC預計今年就可望導入機台,至於2.5D先進封裝廠房則是計畫將在明年到位,由此可以看出,台積電針對小晶片異質整合及先進封裝積極卡位布局的企圖心不言而喻。

日月光手握產業優勢

不過,於此同時國內封裝龍頭大廠日月光投控當然也不遑多讓,挾帶著在封裝領域當中耕耘多年的優勢,日月光在SiP先進封裝技術可說是已握有先機,確實,日月光從最早期的傳統釘架式封裝、QFN(四方平面無引腳)、球柵陣列封裝、高階覆晶封裝及扇出型封裝的2.5D或3D都有相當豐富的經驗,將上述技術一字排開來,全都可以替客戶進行異質整合的系統級封裝,進而提供客戶一條龍的服務,根據公司說法,目前國內外客戶委託進行異質整合案越來越多,外資也看好未來將成為下一階段的成長動能,可持續關注。

全文及圖表請見《先探投資週刊2167期精彩當期內文轉載》
◎封面故事:特斯拉效應 台股沾邊的就漲
◎特別企劃:IP概念股狂飆有所本
◎焦點議題:聯發科毛利創高 瑞昱訂單滿載
◎國際趨勢:採購旺季將屆 美零售業頭大
◎產業脈動:緯穎、信驊、金像電搶雲端財
【最新活動看板】
◎興櫃黑馬小英雄全蒐錄
◎先探i投資YouTube開播了!
◎秋季總覽給你最新佈局策略!
◎疫後生醫產業發展趨勢總整理!
◎五倍券超級回饋,不必等抽獎!
◎車電族群 實戰選股秘笈全新出刊!
◎先探限時特惠!訂再送K線入門課程!
◎加入先探Telegram掌握第一手投資情報!
◎台股投資必備產業祕笈!萬用手冊好評上市
◎乙哥聊天室帶你掌握最新市場脈動與投資契機!
◎訂先探一季13期送【養股,我提早20年財富自由】乙書




部分文章及圖表可能未完 請見《先探投資週刊》或上http://weekly.invest.com.tw/
投資人必備股市參考書《上市櫃股市總覽》

本主題只有一頁。
作者上一篇主題作者上一篇 作者下一篇作者下一篇主題

回上一頁回上一頁

回頁頂 回頁頂

短網址

聚財資訊股份有限公司 版權所有© wearn.com All Rights Reserved. TEL:02-82287755 商城客服時間:台北週一至週五9:00~12:00、13:00~18:00 [ 聯絡客服 ]